微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > partition问题,求帮助(十万火急!在线等)

partition问题,求帮助(十万火急!在线等)

时间:10-02 整理:3721RD 点击:
我的设计包含top.vmodule1.vmodule2.v module3.v要求分模块布局布线,模块间连线要自己控制
我现在的步骤是:
(1)对每个子模块specify partition
(2)asignPin,place,trialRoute
(3)commit partition勾选了retain Top-level Routing on Top-level Design
(4)savePartition,生成了子模块和顶层模块目录
(4)然后进每个子模块的目录运行encounter,完成布局布线
(5)进入顶层模块运行encounter,然后Partition - Assemble Design导入子模块的.def以及.v文件
问题来了,倒出来的设计没有顶层连线,然后我就自己手动连起来(很苦逼的,线比较多),可是做时序分析的时候,报告里没有时序路劲,做不了时序分析
我想知道我的流程对不对,该怎么做?请详细一些,第一次做不是很熟,小弟跪谢了!

对了,我在Assemble Design的时候尝试了把顶层模块的.def和.v也加进去,这样屏幕上就啥都没有了
还有,我看userguide里面的一个步骤是:load partition file,就是那个.ptn文件,可是无法加载啊,不知道怎么弄,我的encounter版本是8.1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top