展平设计，层次设计

形象地说一下...
Flattened design solution与block implementation可以合并在一起说。
这就好比你去画画，你有了个A4大小的纸张(design core)，有了你的颜料和笔刷(lib/lef/def)，然后你根据你要画的主题和一些规范(SDC, floorplan)就直接画呗。画完了就是一张完整的画。
Hierarchical design solution
还是你去画画。不过呢，这次这张画布要大一些，足足有几个A4纸那么大，你觉得你自己画起来很累，于是你找了几个帮手。你把这张巨大的画布裁剪成了几张小画布，分发给其它的帮手。然后你把你想要画的主题和规范针对每个画布的内容依次分发给各位帮手。他们将同时去完成自己的画，画完了给你。你再把这些画拼起来，就完成这张很大的画作。当然，这个过程也可以反过来。你先让这些帮手给你画，然后你把画收集起来，自己去拼。
这样应该很形象了吧。求超越！

小编描述得太形象了，懂了。莫非小编业余爱好是画画。

做后端设计不就是画画吗，画layout，只不过很大而已

个人觉得2#分析得很是形象，赞一个。

展平设计是自下而上的方法，先将晶体管设计好，经过仿真、版图生成，再对逻辑门单元进行仿真建模，
而层次化设计是经过了partition 自上而下的物理设计方法，partition 就不用说了，不过好像在层次化刚开始的时候有个什么硅虚拟原型设计进行快速评估，然后再partition。其实partition之后的每个小模块的设计过程都是展平设计过程。我只知道这么一点点了…………………………