• · 请教高手：calibre产生netlist问题12-30
• · DC综合时序问题12-30
• · 这种异步计数器怎么做约束12-30
• · PT问题，跑不下去了。(RC-005) (RC-008)12-30
• · Setup/hold check: fast clock to slow clock12-30
• · SRAM POWER RING12-30
• · 关于soc encounter的问题12-30
• · synopsys core tools 安装步骤12-30
• · APR tool 与STA tool的timing report出现较大差异后该如何处理？12-30
• · 问下windows下有 layout 工具 （gds viewer) 么12-30
• · 后端面试--每日一题（005）12-30
• · 后端面试--每日一题（004）12-30
• · modelsim后仿总是提示如下warning，还请懂得人帮忙解释~12-30
• · 大三学生 ic验证 数字后端 模拟后端 不知道向哪方面发展？12-30
• · 新手求助---关于DC综合后输出网表的I/O PAD的问题12-30
• · STA过程中 SDF-036 warning12-30
• · icc中怎么设置同层layer并行走线长度限制？在线等！12-30
• · DC综合后total area 和cell area 差了一个数量级，求解释12-30
• · 在后端设计中如何控制IOpin的分布12-30
• · 针对打散综合到网表，RTL2SYN formality如何才能match上12-30
• · 用formality验证失败,怎样debug！12-30
• · 关于做DC综合时的一个问题12-30
• · slew derate 问题12-30
• · DC综合set_clock_gating_check问题12-30
• · IO 数目影响芯片面积，如何做floorplan12-30