微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 针对打散综合到网表,RTL2SYN formality如何才能match上

针对打散综合到网表,RTL2SYN formality如何才能match上

时间:10-02 整理:3721RD 点击:
代码层次是这样的
TOP_WRAP
|----U_TOP
|----U_brg1
|----U_brg2
|----U_fuction
综合时这样设置了:
ungroup U_TOP/U_fuction -flatten
拿得到的综合网表和RTL代码做形式验证,到matching一步就无法继续下去。我估计可能是因为U_fuction这个层次被打散了,命名规则和brg1、brg2、RTL不一致,所以无法match上。故有此求助,多谢大侠。

如果是用DC综合,比formality时有没有读入svf文件?
要判断是否match不上,要先看下match结束后的summary report,check一下有多少是被reject,有多少点是unmatch的。

svf读了。关键是fomal停在match这一步继续不下去,显示matching…….自然也没有报告生成,看log中Guidance Summary倒是有几个rejected:8个merge,1个uniquify。

打散不影响fm的,fm的match原理是从一个时序点到另外一个时序点,和模块层次无关
不过打散比较影响验证

尽量不要打散,要在项目开始时划分时就做好模块划分!

买来的IP。时序太差,不得已才打散的。

哈哈。formality的match啊。哥万年的恨啊。一个小设计能matching...一个星期都出不来。也不报错,就卡着。

那么,后来怎么着了?

要允许tool进步

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top