微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Formality里match和verify有什么区别

Formality里match和verify有什么区别

时间：10-02 整理：3721RD 点击：

不是很明白

match 是吧前后的checkpoint对起来，verify是做formality的验证

上一篇：Signal EM cell EM
下一篇：请问Virtuoso layoutEdit怎么标线名？

Formality match verify 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top