关于formality有两个疑问

关于formality有两个疑问：
第一，后端一般进行verilog和verilog的比较，还是进行netlist 和netlist的比较?
第二，举个例子，CTS后，因为插了很多buffer，要做formality，拿CTS后的netlist和后端最初拿到的netlist做比较?还是前一步，已经做过一次formality的netlist?
这两个问题好纠结

1， verilog vs netlist ， netlist vs netlist
2，加buffer不会影响formality结果

我想问，
第一，在整个PR过程中，每次我做formality的refence 的netlist都是用最初后端拿到的最原始netlist吗?还是用某个阶段改动前的netlist和改动后的netlist做比较?
第二，还有后端一般什么时候情况下做formality?
第三，举个例子，假如我想删除一个net上多余的一个INV,在netlist中应该怎么操作?删除这个INV,可是net会断啊，不知道该怎么改动netlist
期待您的回复