• · 弱智的问题-布完power ring和strip条后有违例怎么办？12-30
• · route_opt碰到的一个问题12-30
• · 新手求助：encounter时钟树综合出现错误12-30
• · 关于测试模式和正常工作模式下不同约束对综合后网表的影响12-30
• · 隔离单元和and门有神马区别啊12-30
• · SOC Encounter里面某一个block中的一些单元需要位置随机摆放，怎么办？12-30
• · icc tluplus library问题12-30
• · 求助，addIofiller的管子在哪里？12-30
• · 关于数字综合出来的gds文件导入cadence出现的问题12-30
• · Calibre2011做lvs（急！）12-30
• · 用virtuoso 作画12-30
• · Clock Gating Checks--Setup/Hold12-30
• · 关于DC综合后，将某些信号设为don't touch表示疑惑12-30
• · DFT测试覆盖率提高的疑问12-30
• · ICC 和 ICC design planning的区别12-30
• · Milkyway12-30
• · ICC中可以将整个模块dont_touch吗？12-30
• · 0.13工艺的pr需要做crosstalk吗？12-30
• · Bad device in LVS check, 导致芯片内部可能短路。12-30
• · LVS错误求助,跪求大神解答！12-30
• · 在DFT中查看发生AU的具体位置12-30
• · 请问数字后端的英文翻译是什么12-30
• · 关于CDL转换SCHEMATIC的问题12-30
• · 数字后端设计要不要报名参加培训呢12-30
• · starRC抽取的电阻值比实际大了一个数量级12-30