微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DFT测试覆盖率提高的疑问

DFT测试覆盖率提高的疑问

时间:10-02 整理:3721RD 点击:

请教各位大神,为了使scanrst能把所有触发器串起来,设计中多次使用rst_out = ASIC_TEST? rst_scan : Rstn;如图所示,

但是这样影响了测试覆盖率,扫描模式下,ASIC_TEST常为1,产生许多相关的atpg_untestable,请问有什么方法能消除这些AN吗?

一是不明白 rst 为什么要有两个
二是不明白 rst_out 为什么不是全局的
这种是没有办法的,可以把它们当作已经检测到进行分析
搜一下这个:“在设计中遵循DFT规则,提高错误检测覆盖率”

谢谢回复, 我再描述的详细一些,对复位信号的选择如下图所示,

,扫描模式下,ASIC_TEST常为1,产生很多相关的atpg_untestable,如mux的选择端,请问有什么方法能消除这些AN吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top