如何测试hold time 的余量？

上一颗芯片，为了保险，hold time 的余量设置得比较大，基本按照tsmc 给得OCV值和holdtime 推荐设置的。
芯片回来后，加电压温度都没有hold time 问题，这个余量就测不出来了。
hold time 降频升频都没法测，大家有什么办法测量这个余量?
新工艺修hold 的成本很高，这个余量测量，下次的hold 就没必要如此高余量了。

就是0.2或者0.3ns的差别，用得着去测试么，就是个经验的问题，

28nm下，ffg corner，tsmc OCV之外也要求在50ps的余量。这个如果修hold ，接近2%的power/area

我觉得你这个想法没有什么意义，Foundary都是经过无数流片测试才会给出的值，你单凭一个片子怎么可能测出这个，出了问题谁来负责?

当然有意义。面积、功耗都是重要指标，精益求精当然是意义很大的。

多次测量统计才能叫该ic的hold time

精益求精到 ps级别，我也是服了你了，

能降低当然好，问题是你觉得风险收益比怎么样?到时候你hold出问题了，谁能承担这个责任?

降低电压的时候，由于Transition增大，Hold会劣化的比较厉害。你可以实测一下片子在电压降到多低时（当然频率要够慢）功能出现故障，然后K一个那个电压下的库，按照现在的策略分析一下Hold违例多大。