memory compiler生成的sram可以单独生成sdf单独测试吗

请问，memory compiler生成的sram，想要仿真需要sdf文件，要怎么生成?是用.db在design compiler里生成吗?其实一直不太明白dc里的current design是dc从哪里读取的。我可以只生成mem的sdf吗?我尝试用.db文件只生成mem的sdf但是dc报错说找不到current design。但是读verilog就会报错无法syn。描述的有些凌乱，请问如何解决。thanks in advance！

问题解决。design必须是读入verilog文件。需要将memory compiler生成的.v用一个自己写的可以被dc调用的.v去调用。然后dc就可以读到design了，并且sram的输入输出需要用.（）形式指定。