微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于测试模式和正常工作模式下不同约束对综合后网表的影响

关于测试模式和正常工作模式下不同约束对综合后网表的影响

时间:10-02 整理:3721RD 点击:
请教大家一个关于测试模式和正常工作模式下综合的问题:1 综合时约束用加set_case_analysis么?由于测试和正常工作下clk以及其余port的约束不同,那我是用哪个约束去综合?综合出来的网表不同啊,PR时应该用哪个网表?
2 scan模式下,很多port都没有用到,那这些port是不是就不用加input/output delay以及drive、load这些约束了?

用MultiMode

兄弟能说的详细点么,谢谢谢谢!

关注一下

顶起旁观

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top