• · ICC导出GDSII问题12-30
• · 输出信号对齐12-30
• · scan clk怎么做cts？12-30
• · 为什么ICC把综合后网表里的cell替换了12-30
• · 怎么学数字后端12-30
• · 导出SDF和SPEF之前，需要Load带时序的clf到设计库中吗？（Astro）12-30
• · 数字芯片中I/O接口太多12-30
• · 請問APR軟件？12-30
• · 一般set_input/output_delay要设多大？12-30
• · DC综合库中单元的命名规则12-30
• · ICC 产生的verilog的power、ground连接问题12-30
• · 求助icc和astro的一个问题12-30
• · 请教，关于encounter中global net connection的问题12-30
• · 从spice 网表即 IO的netlist怎么知道IO的类型是input？output？12-30
• · scan chain上scan Flip flop之间加 inverter？12-30
• · 关于工艺库了NAND门输出pin的max_capacitance？12-30
• · PT 中如何抓出 standard cell？12-30
• · 跑lvs时候出现TVF preprocessor error12-30
• · 用 库l综合12-30
• · buffer无法综合12-30
• · 怎么样才能提取准确的spef文件？12-30
• · ICC pin位置设置求教！12-30
• · 层次化寄生参数提前 LVS的H-cell格式12-30
• · PT看STD CELL的数量12-30
• · check bsd违例求助12-30