• · 关于create_generated_clock中的-add12-30
• · 如果数据端输入是异步的，这个端口还需要做set_input_delay吗？12-30
• · SMIC 数字库问题12-30
• · partition top如何整合分析时序12-30
• · Power analysis 和 rail analysis有区别吗12-30
• · 对于综合时的设计的约束12-30
• · 想问一下，在SOC中可以马上知道改动了哪几层吗？12-30
• · 能成功LOAD TDF文件,但是PIN却不在TDF里指定的位置,跪请各位大牛帮忙12-30
• · VCS仿真时出现问题12-30
• · starRC读DEF文件报错 nuber=11 什么意思？急！(已解决！)12-30
• · 求教关于icc的spg流程12-30
• · 急需解答，求高手！12-30
• · 如何报timing，穿过endpoint12-30
• · calibre lvs碰到的一个问题12-30
• · 做55nm设计，相对于0.18um，要注意什么？！12-30
• · 求助encounter中route后的hold vio如何修复？12-30
• · 求教icfbicfb版主一个问题。请帮帮忙啊！12-30
• · 有人用过smic13做Encounter吗12-30
• · ICC中place_opt的问题12-30
• · anchor cell怎么理解？12-30
• · ICC在进行逻辑连接时出现的警告，求大侠指点！谢谢！12-30
• · clock gating latch导致scan覆盖率低的问题12-30
• · 菜鸟想入数字ic设计，望大侠指教，不胜感激12-30
• · ICC报错求助12-30
• · 两个output的延迟差的约束12-30