微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 两个output的延迟差的约束

两个output的延迟差的约束

时间:10-02 整理:3721RD 点击:
有A,B两个触发器,分别接A B两个端口,两FF都属于CLK_1时钟控制触发,现在在需要A端口比B端口的输出在时间上慢N ns,请问用什么约束来控制?

set_data_check?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top