微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC在进行逻辑连接时出现的警告,求大侠指点!谢谢!

ICC在进行逻辑连接时出现的警告,求大侠指点!谢谢!

时间:10-02 整理:3721RD 点击:
在进行逻辑连接时出现这两个警告:


在报告中出现这个警告:


自己的命令如下:derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS
derive_pg_connection -power_net VDD -ground_net VSS -tie
这个问题怎么解决呢?求大侠帮帮忙!谢谢了!

你的 design 是 multivoltage 吧,但是命令却是 single voltage 的 flow.
Multivoltage 的 logical library 需要有 PG information 而 single voltage 不需要。

我的是single voltage一个给pad 供电 另外一个给core供电,不知道为什么出现那样的警告?谢谢了!

我看到(MV—510)所以以为是 multivoltage。
虽然不知道原因,但是考虑一般的 flow ,我想我会先检查 FRAM VIEW 的 PG pin 是否被认成是 signal, 还有PG pin 有没有被 block 掉。

ignore , 经常出现的, dont care

谢谢版大的热心回复,还有两个个小问题就是在initialize floorplan的时候出现了IO摆在corner之上的情况该怎么办呢?如下图


还有在插入padfiller的时候出现了这么几个警告导致pad ring生成失败


谢谢小编大大了!

lz这个图片还是挺好玩的

为什么会出现这种情况呢?谢谢您关注哈!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top