partition top如何整合分析时序

我用encounter 做partition，block布完以后，在top的文件夹下load，block的def和.v，在top报timing都是N/A，不出来，如何整合才能在top层做时序优化，还有block用的sdc需要额外load吗，还是用自动出的就行呢

请问top的sdc有 load 进去吗?时序报N/A，多半是因为timing constraint没有加。

怎么load进去，不是在top里都包含的吗

你说的整合分析时序是指assemble之后对full chip的timing analysis?那样的话你需要一个 full chip的flat sdc.

已解决，谢谢！

怎么解决的，分享一下呗！

saveDesign把sdc加上，再load进来就有了

子模块要抽取ilm的，或者etm，