微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于PTPX的功耗分析问题

关于PTPX的功耗分析问题

时间:10-02 整理:3721RD 点击:
1.用PTPX做功耗分析的时候,读rtl_vcd和读netlist_vcd,用哪一个会更准确一些,为什么?2.如果读netlist_vcd,仿真的时候需不需要加sdf文件,加和不加对于PTPX的区别是什么?
3.PTPX的进行功耗分析的时候,如果同时report_timing,为什么会出现关于rst的时序违例,如下图所示
但是如果设置脚本里边set_ideal_network {rst} 就不会出现这种情况了,PTPX会读入DC综合后的网表,可是DC在综合的时候应该已经考虑了这种情况的,为什么还会出现呢?
Startpoint: rst (input port clocked by clk)
Endpoint: u_alu/MUL/clk_r_REG0_S1
(recovery check against rising-edge clock clk)
Path Group: **async_default**
Path Type: max

PointIncrPath
------------------------------------------------------------------------------
clock clk (rise edge)0.000.00
clock network delay (ideal)4.004.00
input external delay4.008.00 r
rst (in)0.008.00 r
u_alu/MUL/U4610/Y (INVX6M)5.0313.03 f
u_alu/MUL/U4147/Y (INVX2M)0.6913.73 r
u_alu/MUL/clk_r_REG0_S1/RN (DFFRQX1M)0.0013.73 r
data arrival time13.73

clock clk (rise edge)10.0010.00
clock network delay (ideal)4.0014.00
clock reconvergence pessimism0.0014.00
clock uncertainty-0.5013.50
u_alu/MUL/clk_r_REG0_S1/CK (DFFRQX1M)13.50 r
library recovery time-0.3013.20
data required time13.20
------------------------------------------------------------------------------
data required time13.20
data arrival time-13.73
------------------------------------------------------------------------------
slack (VIOLATED)-0.53


question 1
A : netlist_vcd 更加准确一些,我用的是SAIF file来计算power。saif主要是看反标率。
question 2
A : 没试过加saf文件
question 3
A : 建议可以看一下PTPX 的手册

gate level 的VCD比RTL的VCD更准确。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top