• · 为什么32nm工艺下温度对器件性能的影响跟45nm以上的相反呢？12-30
• · calibre DRC 检查问题12-30
• · 哪位大侠解释一下floorplan的block,macro和blockage有什么区别？12-30
• · 工艺库的问题12-30
• · silicon smart 无法得到recovery和removal的信息12-30
• · APR后STA问题12-30
• · 加法器综合问题12-30
• · 自己写的mbist memory model，mbist时，报Inconsistent models and instances12-30
• · 后端职业选择咨询12-30
• · 版主！为什么 postCTS，hold： uncertainty = 0？12-30
• · 修hold的问题，为什么总是优化不到比较好的timing12-30
• · 后防。窄脉冲经过一个与门输出一直为低。12-30
• · min_pluse_width是否需要注意？12-30
• · Cadence AMS Methodology Kit Workshop12-30
• · CTS minimum insertion delay的意义12-30
• · dc下clock_uncertainty的设置问题12-30
• · 求解决用ict产生tch时的问题12-30
• · APR问题，关于reqiured time12-30
• · how to remove clock_gating cell12-30
• · 关于output delay的问题12-30
• · 用Calibre时的一个DRC问题12-30
• · 在 DFF 的 schematic 电路中，setup，hold 是具体哪里到哪里的延时？不是指理论上12-30
• · ICC导出的GDS文件在virtuoso里面看不到pin12-30
• · Apllo/Astro时代的TDF文件其实应该在ICC时代改成普通TCL12-30
• · encounter问题12-30