微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于output delay的问题

关于output delay的问题

时间：10-02 整理：3721RD 点击：

我是个新手，请问 What does the 0.05 incremental delay represent?

这是postlayout，0.05应该是net上的延迟

上一篇：用Calibre时的一个DRC问题
下一篇：how to remove clock_gating cell

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top