calibre DRC 检查问题

我用Astro输出 GDS文件，导入Cadence用calibre 的DRC检查，结果出现许多错误。这些错误都是有关PAD的，而且都是PAD与PAD（或者是FILLER?）间的距离太小，违法设计规则的。可是我的ＰＡＤ用的是Astro的基本单元，不可能去改PAD啊?请问这个问题怎么解决啊?还是根本就应该忽略?

有可能是via 和 cont重叠了,把最小PADFILLER的单元上的via cont删除.你得找出错误的原因啊?

2# jiazhuliang
我看Astro使用手册上core filler 可以选择 without metal 选项，但添加pad filler时候没有去掉金属之类的选项，请问，pad filler 上的via cont 是在 cadence 里手动删除吗?

astro不熟,不过我用encounter遇见过类似的问题,因为lef中最小间距过小,导致插完io filler后,2个io之间仍有间隙,但是这个间隙小于最小的io filler的宽度,所以插不进去filler了,这样就会出现io间的DRC错误.
不知道对LZ有没有帮助

楼上的很厉害呀

4 楼，不是有个overlap cell　option可以用吗?再这个option中添上你最小的fill cell　就不会有这种DRC了！

原来如此啊

4# sjingf 非常感谢，我仔细看了下Pad和Pad Filler的布局，发现的确有的地方有小的空隙，这个空隙插不下一个Filler，做DRC检查的时候这个空隙就会导致错误。现在把Pad间的距离设为可以插入整数个Pad Filler的大小，问题就解决了。

en4楼研究比较细

thanks

dddddddddddddd

有可能是via 和 cont重叠了,把最小PADFILLER的单元上的via cont删除.你得找出错误的原因啊?
请问一下要如何将via和cont删除呢?我icc中添加-overlap的时候，他就会出现这个问题，不添加的话，又会出现间隙的问题。有去修改tdf的里面pad位置的精度，让他和最小的filler的精度一样，还是出现了间隙。