微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC检查时序的问题

DC检查时序的问题

时间:10-02 整理:3721RD 点击:
DC中报时序是按照endpoints报的,比如要报一个寄存器的endpoints,会报输入端口和另一个寄存器到这个端口的violation,为什么会报两条呢?一个endpoints不是指属于一个group的么?怎么会有两条路径到这个端口?不是很懂,求大神指点?

贴出来看看

刚刚开始学,所以不太懂这些概念

端口过来的和reg过来的分属两类timing arc
看一下dc manual里面关于timing arc的章节就清楚了

DC是按照clock来分组的,除非你自己指定了group_path,到某个endpoint往往有很多条path,因为中间往往有很多的组合逻辑,一般工具只报出最差的那条,但是有很多path的,没什么奇怪的

DC manual是什么,uesr guide吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top