• · encounter中stripe与VDD VSS 的连接12-30
• · Place 的时候 有个layer optimization 是什么意思？12-30
• · 请问哪位高人可以指导一下在Cadence里面怎么将生成好的LEF导入12-30
• · 综合(VIOLATED: increase signficant digits)问题12-30
• · 又来请教后端的问题了- -模拟狗被导师要求顺便做数字后端伤不起啊- -12-30
• · calibre lvs12-30
• · 如何制作一个IP的.lib文件12-30
• · Astro2007的版本一些疑惑12-30
• · 后端工程师需要学习和使用LSF吗？12-30
• · formality 后端gate to gate比较的问题12-30
• · 异步逻辑的形式验证！12-30
• · abstract提取macro单元的lef文件，extract步骤出错12-30
• · 后端设计中需要几个sdc文件？12-30
• · 请问无pad的设计怎么设计电源网12-30
• · 工艺库下载的疑惑？12-30
• · DC综合中设置工艺库的问题12-30
• · partition问题，来个好心人帮帮忙啊！12-30
• · PrimeTime 使用12-30
• · 导入LEF/LIB，有好多Warning，麻烦大家指导下是否有影响12-30
• · 執行Mentor的mbistarchitect無法打開GUI12-30
• · 关于sp文件用cadence中CDL导入过程中出现ERROR12-30
• · Calibre做LVS提取版图网表时出现了很多开路的问题，求助各位如何解决！12-30
• · DC 每次编译后 report timing 都不一样12-30
• · 求助：icc的lab中打开.mv出错12-30
• · 如何放spare_cell？流程是怎样的？12-30