微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Astro2007的版本一些疑惑

Astro2007的版本一些疑惑

时间:10-02 整理:3721RD 点击:
以前用Astro2005的,可以支持auVerilogIn命令,直接将Verilog网表导入。昨天试了一下Astro2007用这个命令无效,不知道什么原因,是不是Astro2007把这个命令取消了,如果取消的话用什么命令代替呢?有人告诉我
用Verilog to cell,我填写了如图的内容,可是导入失败,不知道什么原因,求解释

对的, 后来的astro都是用auVerilogToCell
取代原来的auverilogin + axgBindnetlist + axgExpandNetlist,
很方便的,
你的具体error是啥 可以在这里直接创建lib的, 在techfile填下就行了
top module 不用填,
ref lib 要加好,否则没法expand 啊,可以写个reference lib control file,


lib创建的对么,

谢谢小编,按照你说的,我那个ref lib没有填写好,导致expand命令没有执行,谢谢小编

小编正解,~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top