微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Calibre做LVS提取版图网表时出现了很多开路的问题,求助各位如何解决!

Calibre做LVS提取版图网表时出现了很多开路的问题,求助各位如何解决!

时间:10-02 整理:3721RD 点击:

各位好,当我用PR后的GDS文件做LVS时,版图提取网表发现出现了很多开路的错误,错误的意思就是在两个位置出现了同一个net的名字。查看版图发现原来在Encounter中不同大小写的net,导出GDS版图之后都变为大写或者都变成小写了。在virtuoso中我已经设置了大小写敏感,lvs规则文件也都设置了大小写敏感,求助各位帮忙看看是什么原因,不胜感激!

是不是导出来后做了修改?然后注意在PR时候添加的电容Filler不要删除了

错误信息贴出来看看

导出来后,没有修改啊,什么是Filler电容啊?谢谢!



回复 3# Rucas

从第一幅图看应该是网表和版图的mos管叫法不一样。得改掉。

rule里定义的提出的管子叫“P18”,cdl里管子叫“P”
对不上,把rule或者cdl随便改一个就行了,
或者在LVS rule里加一句话,MAP 啥啥来着,忘了,
在svrf(standard verification rule format)那个pdf里很好找

好东西!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top