• · 求大神帮忙看看，为什么我综合完 cell delay都是0？新手求助12-30
• · 后仿时反标的问题12-30
• · 怎么让encounter修特定路径的violation？12-30
• · pt报出的max_capacitance12-30
• · 毕业设计求助~12-30
• · 求用skill语言实现自动对两条交叉金属打孔(已解决)，若有需要到脚本程序栏查看12-30
• · DC不能生成网表文件。12-30
• · 请教DC指定触发器的问题12-30
• · 请教encounter问题12-30
• · ICC 使用的问题。12-30
• · 新手求助陈版主:DC综合12-30
• · 综合时的wire load model的选择12-30
• · Chartered0.18工艺库问题12-30
• · 关于版图中dual gate层的问题12-30
• · eps 做RAIL分析失败，log中报错怎么回事呢？12-30
• · ICC中时钟树的画法12-30
• · 关于数字版图DRC的问题12-30
• · 用ncx生成delay比较大的cell的时候要怎么调大仿真的时间12-30
• · 后仿和sta的关系12-30
• · double switch violation 是指什么violation？12-30
• · 求教关于“连接电源和地线”12-30
• · icc-verify lvs vdd&vss short12-30
• · icc short信息求解释12-30
• · 90nm电源电压问题12-30
• · ICC中怎样设置library12-30