微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > pt报出的max_capacitance

pt报出的max_capacitance

时间:10-02 整理:3721RD 点击:
在soc中没有检查出max_capacitance违例,但是在pt中用命令report_constraint -all_violation却报出了如下的VIO:
pinrequired capacitanceactual capacitanceslack
FE_OFC31_230/Y1.253.28-2.03 (VIO)
..............
开始在综合及pnr过程中,都没有设置max_capacitance,因为soc工具会自动根据.lib中的约束来优化,但从pt分析来看好像不行。所以,
为了解决这个问题,我特意在综合及布局布线过程中用set_max_capacitance 0.8 [current_design]来约束max_capacitance。
但结果仍然报max_capacitance 违例,想了很久都没有没有想明白这种问题的原因,盼大家给点意见!
谢谢!
另,pt用的sdf文件为直接从soc中产生,命令为:
setOpCond -max slow -maxLibrary slow -min fast -minLibrary fast
setTimingLibrary -max Max -min Min
setExtractRCMode -engine detail
extractRC
delayCal -sdf ./digital.sdf

pr工具报这条线的cap是多少?
另外,pt最好是读入spef。

pr没有报任何错误

用两个工具报同一条net,看cap是多少,net上接的load是否一致,来排查出问题的原因。

有直接报mac_capacitance的命令吗?

问题已解决,谢谢你的帮助。
出现这个问题的原因很恼火,在做PNR出来的静态时序分析时,在脚本中我仍然设置了set_wire_load_mode/set_wire_load_model,
去掉这两条命令就OK了,大意了。

呵呵,解决了就好。工具出错的概率一般比较小,有错首先检查的是脚本约束。用report_net命令可以看具体接的负载有多大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top