微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 导出SDF和SPEF之前,需要Load带时序的clf到设计库中吗?(Astro)

导出SDF和SPEF之前,需要Load带时序的clf到设计库中吗?(Astro)

时间:10-02 整理:3721RD 点击:
如标题,想问问导出SDF和SPEF之前,需要Load带时序的clf到设计库中吗?
我试了一下,设置fasta.clf.time(best) ,typical.clf.time(typical), slow.clf.time(worst), value都选nom。
结果显示“Load CLF file successfully"就算成功了吗?中间有些警告是否可以忽略,如下:





不记得了,兄弟,为啥不icc呢 ,现在世面上还有几个人会clf啊,

唉,前辈,我们公司只用Astro,我准备把Astro用会,把工作完成,业余时间再研究ICC的。
公司就我一个人做数字后端,所以只能厚着脸皮上来问问。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top