• · 一直有个疑问，Halo和blockage有什么区别啊？12-30
• · 可以讨论下数字后端对良品率的影响吗？12-30
• · 求助 为什么这么来抽取RC Corner12-30
• · 有关APR后如何查看设计门级数12-30
• · 插入门控时钟后的门级网表功耗分析12-30
• · 求助，floorplan错误12-30
• · globalroute的问题12-30
• · 求助有SMIC 0.18um的MC的亲们，，，，，，，12-30
• · LEF是什么意思啊12-30
• · The target_library does not contain an inverter的ERROR12-30
• · 关于formality分层次验证的问题12-30
• · DC综合之后做PT 为什么静态时序仿真的结果不同12-30
• · 如何理解encouter UG中关于floorplan的说明12-30
• · 请教一个DC综合的问题，如何替换库12-30
• · 关于power ground connect 大家觉得定义这么多有必要吗？尤其是IOring上的PAD12-30
• · 请教用verilog写出的管子级电路可否用vcs仿真模拟？12-30
• · standard cell12-30
• · lvs short 怎么破？求指点。12-30
• · ICC MCMM设计问题12-30
• · ICC set_keepout_margin12-30
• · edi 中数模混合的globalnetconnection定义12-30
• · 新人求助：想使用HVT的库对设计进行综合，请问HVT的库从哪里获取？12-30
• · 寄生参数提取比较12-30
• · 为什么前端叫Designer，后端叫Engineer？贵公司对后端重视吗？12-30
• · .avntrc求助12-30