插入门控时钟后的门级网表功耗分析

最近对设计插入门控时钟，并对DC综合的门级网表进行仿真得到VCD文件，利用ptpx进行功耗分析，发现clock_network的功耗与不插入门控时钟的网表相比，大大增加。请教各位大侠，如何对插入门控时钟的门级网表进行功耗分析?其时钟网络如何处理?

最好到后端再分析吧，clocktree都没做， 功耗肯定是大的惊人了，

为啥clk tree没做，功耗就大的惊人啊?