微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Setup/hold check: fast clock to slow clock

Setup/hold check: fast clock to slow clock

时间:10-02 整理:3721RD 点击:

请问,默认的setup check是不是CLKP的setup4和CLKM的capture edge? 默认的hold check是不是CLKP的setup1和CLKM的rise edge?


是的,默认的setup/hold关系是如此,因为默认的情况对应最严格的setup/hold check
但是可以通过set_multicycle_path 命令分别设置究竟用哪一个launch edge来进行setup/hold check

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top