• · 静态时FPGA的功耗是不是比较小啊？11-27
• · 以太网工作速率自商11-27
• · 支持TMDS接口的FPGA有哪些11-27
• · 如果SDRAM的读写与REFRESH冲突怎么办11-27
• · quartus ii 生成rom和ram嵌入oc805111-27
• · 请教DSP48A1实现乘加的问题11-27
• · quartus 13.0 破解失败 不显示俊龙科技 为啥11-27
• · verilog 中矢量与标量的区别11-27
• · BCH译码，用彼得森译码实现的疑问11-27
• · spartan6 MCB时序仿真求助11-27
• · xilinx的全局时钟输入11-27
• · 扁兄，咨询一个AXI的burst问题！11-27
• · 關於Ncverilog編譯testbench中包含internal signal語法問題11-27
• · ise rom ip核生成后怎么调用11-27
• · 请教一句verilog语法,查书没找11-27
• · Longchamp Cosmetic Bags Give More Protection XPv11-27
• · 有没有高手指点下电磁仿真11-27
• · pcie的错误机制问题 ？11-27
• · 关于ISE10.1和synplify pro11-27
• · 请问有没有FPGA速成的（能找到工作就成），剩几个月就要毕业找工作了，求前辈们指条路11-27
• · xilinx的PCIE的仿真11-27
• · NCverilog做后访报timing violation 求指导！11-27
• · 请教sdf精度的问题11-27
• · sdf 中如何去掉double flop产生的timing violation？11-27
• · SDRAM的选择11-27