微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教sdf精度的问题

请教sdf精度的问题

时间:10-02 整理:3721RD 点击:
我在sdf设置的setup time是0.249
(SETUP (negedge D) (posedge CK) (0.249::0.249))
在终端log打印出来的是limit是0.25
$setuphold( posedge CK &&& (SandRandTEb == 1'b1):12415882440, negedge D:12415880340, limits: (2500,-2000) );
请教这个精度在在哪里设定的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top