微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > sdf 中如何去掉double flop产生的timing violation?

sdf 中如何去掉double flop产生的timing violation?

时间:10-02 整理:3721RD 点击:
请教sdf 中如何去掉double flop产生的timing violation?
后仿的时候发现,在double flop部分会报一些timing violation,如何设置去掉该显示呢?
上一篇:SDRAM的选择
下一篇:请教sdf精度的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top