xilinx的PCIE的仿真

研究了大约1个月的PCIE的仿真，到现在才发现，testbench的关键是模型的建立，比如建立一个怎样的模型才能检测error，建立怎么样的模型才能进行VC链路控制，目前还有error，vc，l0 这些架构没有仿真出来，大家有没有仿真过这几样的呢?

小编是要对xilinx的pcie core进行仿真?
这个我觉得论坛里的S家的pcie VIP可以帮上忙
如果是实现DMA后的功能仿真 要仿全确实很复杂，case太多 需要的建立模型也太多

   这个我觉得论坛里的S家的pcie VIP可以帮上忙?  不懂，可以说的明白一点不 ?xilinx下的pcie的DMA仿真 已经仿真出来了，我现在在仿真aer，还有电源设置这部分，现在的问题是error的模型不能充分全面的测试，所以一直在头疼这个的，你呢，有什么好的建议不 ?

http://pan.baidu.com/share/link?shareid=245352&uk=355754466
vip_pcie_8.01b.run

    这个.RUN文件怎么样用呢? 可以简单的说一下嘛?

xilinx只带pcie-rp的model，但是貌似不支持vc