• · xilinx的fifo读数不对11-27
• · modelsim6.2 使用问题11-27
• · Synplify Premier 综合带有DW IP的库11-27
• · 跨时钟问题11-27
• · 有人知道xilinx内的FIFO36_72原语怎么写吗11-27
• · 问一个弱弱的关于MHz KHz Hz以及MB KB B之间的关系问题。11-27
• · 关于block ram11-27
• · 综合的疑问----实际中的长周期时钟，综合时减小时钟周期11-27
• · ddr2的oct11-27
• · 关于在校生的学习问题讨论。11-27
• · 求教，毕业一年，是去大公司好些还是小公司好些呢，纠结啊11-27
• · 关于总线传输数据的一些问题，求教11-27
• · 建立SOPC系统时，添加RAM类型On-Chip Memory时，出错，请求指点11-27
• · altfp_sincos计算错误11-27
• · 请问南京现在fpga工程师待遇11-27
• · which tool can read fsdb 4.3 ？11-27
• · 位宽一定要对齐，要不害死人11-27
• · 综合时怎样才能综合出bus hold（总线锁存器)？11-27
• · 问个verilog的使用参数的语法11-27
• · 关于异步FIFO设计的一些问题，求高手解读11-27
• · 请教各位高手 关于基于FPGA的IP核设计问题11-27
• · 安装IUS902出现这样的错误，望解决，谢谢！11-27
• · ISE约束 综合时和map后的结构不一样11-27
• · 弱弱的问一个关于MOSFET源漏端得问题11-27
• · 请问singnaltap最多可以抓多少信号出来看啊？11-27