微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE约束 综合时和map后的结构不一样

ISE约束 综合时和map后的结构不一样

时间:10-02 整理:3721RD 点击:
综合时还有的结构,在map之后就被优化掉了成了其他的结构,如何保留结构不被优化并且是在map的时候。KEEP_HIERARCHY和keep都用了还是不行。

是优化掉了,还是变成了其他的结构?


不是,是map的时候把综合出来的东西给优化掉了。


优化成其他结构了,比如我调用了一个LUT,我的本意就是让这个LUT存在,综合的时候通过约束可以不被优化,但是一map就变成别的东西了,虽然功能是一样的,但是我的本意是不让这个LUT消失,用了可以用的约束语句,不知道该怎么弄了。


用ise的map工具的时候确实会出现这种现象,只要语句符合map的语法格式就会被优化成别的东西
map的选项中可以选择不进行优化。不如,你的状态机用lut实现,但是在map的时候就会用block ram来实现,可以通过选择map策略来改变是否进行优化


好的我去找找,谢谢!

可以贴一下lz是用的哪种格式的keep,是否符合xilinx的规范?


符合xilinx的规范的,我是按照约束手册上来做的,后来在xilinx技术支持中心找到了曾经有人也碰到过类似的问题,而那个提问的人正是我现在看的一篇文章的作者,我是想复现一下他的工作,看来他当时也碰到类似的问题,解决方案上说可能可以用硬宏来处理。用keep或者其他的东西没有办法来约束map。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top