微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合时怎样才能综合出bus hold（总线锁存器)？

综合时怎样才能综合出bus hold（总线锁存器)？

时间：10-02 整理：3721RD 点击：

如题，各位大神来说说经验?FPGA,ASIC都是如何各自实现BUS功能的?1、FPGA更多的是用译码器选择结构?
2、ASIC时一般有提供bus hold单元?但如何编写代码才能综合得出来呢?
还是自己手动添加bus hold呢?

上一篇：问个verilog的使用参数的语法
下一篇：位宽一定要对齐，要不害死人

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top