• · 请问我下了modelsim，安装没反应11-27
• · 异步时钟域的问题11-27
• · 复位信号要同步化处理 多时钟11-27
• · V5系列中GTP_DUAL的同步状态机11-27
• · 时序分析问题，求帮忙，求指导~~~11-27
• · 内存条问题11-27
• · 哪位大神给介绍个FPGA相关的实习工作11-27
• · 待遇调查11-27
• · 号外号外11-27
• · 谁有 Xilinx XC3S500E Spartan-3E开发板11-27
• · 一本很好的硬件思想书《verlog HDL综合实用教程》J.Bhasker著 孙海平译11-27
• · 如何防止写出来的verilog不能综合出来啊？11-27
• · 有人使用过Identify进行debug吗？11-27
• · Qsys是不是只能在处理器为NIOS的时候才能生成simulation model？11-27
• · 建议版主发起讨论：hdl设计时怎样可以节约资源11-27
• · A++ 资源N001——从CST 模型到PCB 版图11-27
• · modelsim 与sdram11-27
• · 什么是特权编码啊？11-27
• · 我用ISE建立了工程再仿真，但是出错鸟，有图，帮忙看看吧11-27
• · 感觉altera的约束特别麻烦11-27
• · 关于FPGA在控制方面的疑问？11-27
• · DC综合加法器最大频率11-27
• · AFDX链路层实现的问题11-27
• · RTL代码 函数综合11-27
• · 异步数据交换11-27