• · CPLD逻辑求助，高手请帮帮我！11-27
• · verilog generate用法求助11-27
• · 请问有了解GPU的大侠吗？11-27
• · 求格雷码计数器11-27
• · 循环移位求问11-27
• · 求教，两种表达方式，综合出来的资源消耗有无区别？11-27
• · 求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出11-27
• · 关于实际modelsim仿真中，引脚信号与内部信号不相同的问题11-27
• · 时钟同步11-27
• · 请问ALTERA MAX II 系列CPLD输出的驱动电流有多大啊？11-27
• · 优先级的代码实现11-27
• · 如果外部信号有毛刺，能有上升沿检测技术吗？11-27
• · 求助，关于延时程序11-27
• · 关于标准I2C的应答响应机制，求解？11-27
• · 关于signal tap ii11-27
• · PCIE dma仿真中，RP端接收到MSG了，却不能读取信息11-27
• · 调试DDR电路11-27
• · 大家觉得数字和模拟哪个薪水高些呢11-27
• · 一个用ModelSim仿真lpm_ff的问题11-27
• · Prime time 写SDF文件，没有removal check11-27
• · 关于CIC滤波器数据截断的问题11-27
• · 如何分配bankless pins11-27
• · Spartan6 mcb 控制时序11-27
• · 问一个信号复位的问题，求帮助！11-27
• · PLL的输入时钟变化，输出时钟的质量会有影响吗？11-27