• · ise9.1i调用FFT IP核不能综合，求帮助11-27
• · 请问想往XILINX里烧一个bit file文件该如何操作？11-27
• · 怎样大体估算FPGA占用的资源？11-27
• · V6 CRC使用注意事项11-27
• · 求助：spartan 3 fpga布局布线时, clock path skew太大了，导致hold time不满足11-27
• · QuestaSim help11-27
• · 静态时序分析失败11-27
• · 求大神赐我altera ethernet 10G MAC IP核的破解良方11-27
• · 求DDR原理图11-27
• · 请教寄存器库的端口含义11-27
• · SystemVerilog的package类型11-27
• · 谁有XILINX DESIGN LANGUAGE 的资料？11-27
• · 研究生开题开什么好呢？11-27
• · 物理综合中遇到的问题11-27
• · 有关DDR2，MIG的问题11-27
• · Conformal low power中power domain的疑问11-27
• · CPLD控制DAC，问题求教！11-27
• · FPGA DDR参考电压11-27
• · 安装IUS9.2出错。求解决~11-27
• · FPGA DDR PCB11-27
• · 有关特权同学verilog 按键消抖从按下到弹上的问题11-27
• · QuestaSim & modelsim comparison11-27
• · axi的wrap地址产生11-27
• · 时序约束的问题：异步路径的约束,set_max_delay或set_data_check ？11-27
• · ISP1362:avalon_slave_1_irq:"associated addressable interface" ...11-27