怎样大体估算FPGA占用的资源？

你先自己模拟一下程序，在synplify下尝试写一下，不就知道资源了嘛 ? 或者你想想你做这个接口需要多少个触发器，最好用原语的方式表达出来，不也就知道了嘛

代码不是很复杂的话，可以把大体代码写出来，选几个片子综合出来看看
如果代码不是很好实现的，就分模块进行资源统计，方法嘛，我能想到的就是一个个的
FF、LUT算出来，再做一些冗余估计，应该差不多
希望更多同行进来分享有效的资源估计方法

可以先找一些类似的模块，代码，用fpga厂商的综合综合出来看看资源利用情况

谢谢小编！比方说一共有10个触发器的话要占多少资源呢?

谢谢小编！但能不能再具体一点呢?比方说一个接口模块在用Verilog写完后怎样看代码中包含了多少个触发器多少个LUT?知道数量了以后怎样计算占多少KB的资源呢?不胜感激！

    如果只看代码不综合的话如何估计呢?

   看你触发器之间有没有关联，而且一个slice里有2个DFF（4输入查找表），就可以估算出来啊

要看看你用哪个系列的器件

一般来说LUT个数不用过多考虑。主要是速率，各种接口数量，BRAM、PLL、DCM等数量。LUT数量可以写一个大概代码，找个差不多的器件综合一下

其实lz不用太纠结
估计lz的接口模块也不会太复杂，那么就比较好办
作为一种资源预估，一般接口模块可以近似为同样单元电路的复制，那么lz只需要写出一个基本接口单元，
综合一下，然后按照接口数量乘上去就可以了；
比如下面的
always @ （posedge clk） out <= in;
如果lz不知道占用多少资源的，那就选片子综合这句话，然后进去看看，
占用什么资源、及占用多少资源，就一目了然

数也比较简单，就是基于已知一个接口模块最基本结构占用多少FPGA资源，然后
乘/加上对应数量就可以。
值得注意的是，FPGA中FF资源非常丰富，对于逻辑胶合较多/复杂的，预估阶段，
最好将纯FF占用量控制在30~50%（主要考虑综合工具效率不会太高，每一个SLICE/LE
不会被高效到100%使用），这样后期不会太痛苦。
供参考！
欢迎各位高手拍砖！

    非常详细！有用！谢谢小编大人！

综合下不就知道了吗