微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 物理综合中遇到的问题

物理综合中遇到的问题

时间:10-02 整理:3721RD 点击:
1.   
在PC中做完物理综合,用report_constraint -all_vio, 发现很多input ports 的fanout 很大,而其实它只接了一个net,且用report_net,发现确实只有一个fanout,请问高手们,为何会出现这种情况?
2.
同样在PC中,我设置max fanout 16, high fanout threshold 100, 还有max transition, capacitance.而这几样都还有很多violations, 那么该如何修?是否这几个参数有互相矛盾的地方?我的理解是:capacitance小,transition也会小.希望高手指教.

物理综合中遇到的问题
还有个问题:
3.
high_fanout_net_threshold, physopt_hfs_hf_threshold, physopt_hfs_ms_threshold,三个变量之间有什么区别?我原来还好象有点懂,被几个文档越说越不明白了.

物理综合中遇到的问题
看来用PC的人不多,大家布局布线都用什么工具?

物理综合中遇到的问题
PC好像挺贵的,你的公司牛啊,呵呵。

物理综合中遇到的问题
可能是捐赠的,如果卖大概要百万美圆以上.我们公司肯定花不起,呵呵.所以现在没办法找synopsys的support.

请教一下小编是如何解决这个问题的?谢谢哦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top