微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于CIC滤波器数据截断的问题

关于CIC滤波器数据截断的问题

时间:10-02 整理:3721RD 点击:
现在的例子是:N=4级和差分延迟M=1,D=32的CIC滤波器
最大位数:     34
34
34
34
34
34
34
34
实际抛弃位数: 0
3
7
11
11
15
15
15
实际保留位数   34
31
27
23
23
19
19
19


我现在做的是:N=5级和差分延迟M=1,D=64的CIC滤波器
我的输入是16位,输出是32位
根据上面的例子怎么截位呢?有什么规律呢?看不懂

太高深了

没接触过

请参考xilinx  cic  ipcore,很清楚

呵呵 我解决了 不过换是要谢谢大家!

这个该是做实验得出来的吧,送个信号呗,然后先从最高位截,如果输出满幅度那就是截对了,否则依次降低最高位,直到输出满幅度为止。我就是这么截得,你最后怎么解决的?

关注中 !111

liao jie yi xia

参考
<An economical class of digital filters for decimation and interpolation>
上面说的很清楚
另外,可以用matalb仿真出来

太高深了

还是看不懂

CIC输出有个公式可以算出来的,16+5*log64

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top