微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教,两种表达方式,综合出来的资源消耗有无区别?

求教,两种表达方式,综合出来的资源消耗有无区别?

时间:10-02 整理:3721RD 点击:
求教,两种表达方式,综合出来的资源消耗有无区别?
1) a = b*3
2) a = b + (b<<1)

再加一个,
3) a = b+b+b;

自己试一下不就晓得了?



   怎么试呢? 请教



   用综合工具综合一下看结果呗。

这个还真没这样做过, 你可以试一下, 还希望小编把实验结果公布一下

a = b*3
这个应该比较费资源

应该是一样的,一端固定时,应会优先调用加法与移位操作,减少乘法器的使用。
LZ试验下先,再拿个复杂点的例子看看,注意a, b的位宽数定义。

我用quartus13.0分别时了一下,综合出来结果是一样的。先移位,然后相加

和综合工具有关

说不定综合工具已经进行优化了……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top