• · 在做时序分析的时候，如何才能让launch clock和latch clock有相位差啊？11-27
• · 带转义字符的verilog标识符怎么层次引用11-27
• · 问一个比较小白的问题，论文里delay用O（）表示是怎么回事11-27
• · 输出信号作为本模块的时钟信号11-27
• · 请问谁有spartan 3e 开发板的pcb版图文件？11-27
• · 同一台电脑能否开两个ISE运行？11-27
• · altera12.1编译modelsim中10.2使用的库altera_lnsim.sv出错11-27
• · 谁用MCB搞过ddr3？11-27
• · CAST 仿真器 求救 ！11-27
• · 求助！ise综合时如何制定其对电路某些单元不优化11-27
• · Synopsys 的仿真工具11-27
• · verilog可以这么写？11-27
• · 新人求推荐奥11-27
• · sysnopsys安装问题11-27
• · 求StratixIV FPGA芯片 内部结构及特点11-27
• · 请教一个综合的问题11-27
• · 请教generate语句的适用位置11-27
• · 有无必要使用DC+Quartus的方法验证ASIC？11-27
• · 上海 OV FAE11-27
• · 關於quartus 和DSP builder版本問題11-27
• · vhdl延时11-27
• · vhdl 求大神指点11-27
• · 后仿真的问题11-27
• · 在实际设计中时序约束参数如何设置？11-27
• · 一个很傻的问题，ahb总线的代码就是照着spec写吗？11-27