带转义字符的verilog标识符怎么层次引用

如果ISE生成的网表中有如下模块：
    ABC \abc/xyz
     (
      .A(\def/ghi/hjk),
      .B(\ut[1]_<1>)
     );
testbench中应该怎么层次引用\def/ghi/hjk，
@(posedge top.\abc/xyz.A) 这样在nc里会报错，不能编译。
有人知道怎么处理吗?

这是不符合verilog语法规范的，很显然你有个参数没有勾选上
-ne  Do not escape signals and instance name

    谢谢。自己试出来了，设置-hierarchy_separator 为"_"，就能层次化引用了。关键是中间的"/"，影响了层次引用。
    另外，开头的\没有关系，后面的其它特殊字符也不影响NC的编译。