微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合加法器最大频率

DC综合加法器最大频率

时间:10-02 整理:3721RD 点击:
请有经验人说一下,DC在综合32位的两数相加(代码里只有一个+号)时,能得到的最大频率是多少呢?

亲,这个受很多因素影响的,工艺,电压,温度等等

即使这样,能综合出来的最大频率也会有个限制吧。

完全由工艺PVT决定

用模拟的思维来看,老实点用进位加法器,你去看看你要综合的对象单元库里面一个全加器的CELL_DELAY有多大, 在乘一系数, 大概就知道有多大的频率了

如果用串行进位加法器的话,这个加法器的工作频率不会是最高的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top