综合的疑问----实际中的长周期时钟，综合时减小时钟周期

时间：10-02 整理：3721RD 点击：

我的电路在实际运行时使用了一个10ms的时钟，所以design compiler综合的过程中定义一个周期10ms的时钟 CLOCK_10MS。
我的问题是，如果在SDC中将CLOCK_10MS的周期减小（10ms---->100ns），那么综合、布局布线后得到的电路是否能够正常使用10ms的时钟驱动?

可以的，时钟可往下，往上有可能会出问题

由于周期很长的时候，综合时间会非常的长，所以我把CLOCK_10MS的周期减小。

当然可以啊！

可以的，综合工具根据你SDC的约束，使的两个触发器之间的逻辑满足你的SDC时钟周期设置要求，你把时钟周期减小，时序没有问题，运行更慢的时钟是完全没有问题的，

上一篇：ddr2的oct
下一篇：关于block ram

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类