微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Synplify Premier 综合带有DW IP的库

Synplify Premier 综合带有DW IP的库

时间:10-02 整理:3721RD 点击:
各位高手,请问一下在synplify中综合带有DW IP的项目,从log中看到已经产生了black box,但是到ISE中无法进行par,发现DW中的库没有对应的edf文件来做translate,报出了找不到对应的DW_fifoxxxxxxxx的单元,
请问怎么解决这个问题呢?
BTW:已经在Synplify中设置好了DC的路径,并且使用designware中的ip,从log中也看到调用了dw_verilog.v,综合也可以完成没有error。
先谢谢各位看贴和回帖的高手们!

查看log中是否有提示获取了DC的license

谢谢 问题已经解决,是因为IP的module不能添加到filelist里头。

上一篇:跨时钟问题
下一篇:modelsim6.2 使用问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top