微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx的全局时钟输入

xilinx的全局时钟输入

时间:10-02 整理:3721RD 点击:
请问一个外部时钟信号经全局时钟端输入到内部,然后调用2个DCM产生2个不同的分频信号,咋个做呢。综合的时候老实报错:
ERROR:NgdBuild:462 - input pad net 'CLKIN_IN' drives multiple buffers:
是不是一个全局时钟输入不能调用2个或者以上的DCM?

先调用一个ibuf, 然后再调用一个bufg, 时钟信号经过这两个驱动器之后再进入DCM就没有问题了



    非常感谢。解决了

学习了

学习了、、

可以调用级联的dcm

学习了,顶。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top